48V AI 랙 전력에서 다음 설계 질문은 배전이 더 높은 전압의 DC 버스로 이동하는지 여부만이 아니다. 보호된 가속기 보드 입력과 GPU 또는 ASIC 레일 사이 어디에서 전압을 낮춰야 하는가이다.
ChinaSemiOps는 이미 더 넓은 48 V~800 V AI 팩토리 전환과 48/54 V 보드 입력 eFuse 또는 핫스왑 결정을 살펴봤다. 이 인사이트는 두 경계의 하류, 즉 가속기의 초저전압·대전류 레일을 지원하는 변환 어셈블리와 전력 분배 네트워크에서 시작한다.
세 가지 핵심 요점
- “다이렉트 투 칩”은 배치 결정이지 48/54 V가 프로세서 실리콘에 들어가거나 하나의 IC가 모든 전력 기능을 수행한다는 증거가 아니다.
- 중간 버스는 여전히 위험이 더 낮은 선택일 수 있다. 밀접 결합 및 패키지 인접 전력 공급은 더 짧은 전류 경로를 위해 전기, 열, 서비스 결합을 더 긴밀하게 만든다.
- 가장 신뢰할 수 있는 IC 기회는 보호, 제어, 센싱, 고장 포착, 텔레메트리 또는 패키징이라는 명확한 경계에 있으며, 범용 AI 랙 전력 IC라는 슬로건에 있지 않다.
따라서 유용한 질문은 “다이렉트 투 칩 전력이 더 좋은가?”가 아니다. 이 가속기 플랫폼에서 중간 버스를 유지하는 것이 48/54 V 변환단을 부하 가까이 옮기는 것보다 전체 위험을 더 효과적으로 줄이는가?이다.
비교하기 전에 다이렉트 투 칩을 정의하라
여기서 다이렉트 투 칩은 48/54 V급 배전 레일을 GPU 또는 ASIC 전원 핀과 이례적으로 가까이 배치된 어셈블리가 변환한다는 뜻이다. 어셈블리는 밀접 결합, 수직 배치 또는 패키지 인접 형태일 수 있다. 48/54 V가 프로세서 실리콘에 들어가거나, 단일 IC가 모든 변환 단계를 수행하거나, 이 구성이 이미 보편적인 양산 아키텍처라는 뜻은 아니다.
OCP의 Open Accelerator Infrastructure UBB 사양은 각 OAM 입력의 전용 핫스왑 제어와 40.0-59.5 V 동작 범위를 포함한 48/54 V 공칭 가속기 베이스보드 입력 맥락을 문서화한다. 이는 유용한 보드 수준 경계를 확립하지만 범용 GPU 코어 변환 토폴로지를 지시하지 않는다. OCP OAI UBB 기본 사양
세 가지 아키텍처, 하나의 물리적 문제
세 접근법 모두 심한 부하 스텝 중 안정적인 저전압 레일을 공급하면서 구리 손실, 루프 인덕턴스, 온도, 고장 에너지를 유효성 확인된 범위 안에 유지해야 한다.
| 아키텍처 | 변환 경로 | 최적화 대상 | 어려워지는 부분 |
|---|---|---|---|
| 중간 버스 + POL | 48/54 V에서 IBC로, 이어 12/8/6 V급 레일로, 마지막으로 로컬 다상 레귤레이션 | 고변환비 변환, 레귤레이션, 최종 부하 과도응답을 익숙한 블록으로 분리 | 2단 손실과 부피. 중간 레일 전류 및 PDN 작업은 남음 |
| 밀접 결합 48/54 V 투 코어 | 고변환비 컨버터 어셈블리가 패키지 가까이에서 코어 레일을 공급 | 레귤레이터에서 부하까지의 대전류 경로 단축 | 변환비, 과도응답, 스위칭 기생 성분, 센싱, 냉각이 한 영역에 집중 |
| 수직/패키지 인접 전력 공급 | 패키지나 보드 반대편 가까이에 변환 및/또는 로컬 레귤레이션 배치 | 마지막 구간 전류 경로를 줄이고 보드 라우팅 공간 확보 가능 | 기계적 적층, 콜드 플레이트 간격, 정비성, EMI, 시험 접근성이 핵심 제약 |
OCP의 48 V 온보드 전력 작업은 고정비 변환 옵션, 보호, 모니터링, 텔레메트리를 포함한 1단 요구사항을 설명한다. 이는 중간 버스 아키텍처가 계속 유효함을 뒷받침하며 이를 구식으로 만들지 않는다. OCP 48 V 온보드 전력 솔루션 요구사항
그 경계를 유지하는 공급업체 사례로 Infineon은 XPU와 AI ASIC용 별도 하류 POL 레귤레이터에 전원을 공급하는 48 V 중간 버스 컨버터를 설명한다. 이는 출처가 명확한 공급업체 아키텍처 사례이며 독립적으로 유효성 확인된 성능 비교가 아니다. Infineon: AI 데이터 센터의 중간 버스 컨버터
Renesas는 중간 및 수직 공급 경로와 함께 48 V 투 코어 변환을 더 직접적인 접근법으로 설명한다. 이 백서는 단일 업계 승자를 선언하지 않고 효율, 전류 밀도, 과도 동작을 설계 목표로 제시한다. Renesas, 데이터 센터 전력 아키텍처의 진화
가속기와의 거리가 중요한 이유와 답을 확정하지 못하는 이유
부하 전압이 낮으면 주어진 전력에 필요한 전류가 증가한다. 레귤레이터와 프로세서 사이의 긴 구리 경로는 전압 마진을 소모하고 PDN 임피던스를 높일 수 있다. Vicor는 이 제약을 근거로 CPU, GPU, AI 프로세서 부하 핀 가까이에 레귤레이션을 배치해야 한다고 설명한다. 이는 유용한 토폴로지 어휘지만 모든 랙에서 한 배치가 우월하다는 증거가 아니라 공급업체의 아키텍처 설명이다. Vicor, 팩터라이즈드 전력 아키텍처
컨버터를 부하 가까이 옮기면 문제가 제거되는 것이 아니라 달라진다.
- 더 짧은 출력 전류 경로는 로컬 PDN을 개선할 수 있지만 스위칭 루프에는 여전히 낮은 인덕턴스와 제어된 EMI가 필요하다.
- 큰 48/54 V 투 코어 변환비와 빠른 가속기 부하 과도응답은 따로 최적화하지 말고 함께 처리해야 한다.
- 스위치, 자기소자, 커패시터, 인터커넥트의 열이 패키지와 냉각 하드웨어 가까이에 더 집중된다.
- 소형 모듈은 풋프린트를 줄일 수 있지만 조립, 검사, 재작업, 고장 교체의 영향을 더 크게 만들 수 있다.
GaN은 선택지이며 모놀리식은 별개의 주장이다
GaN은 특정 고주파 또는 고전압 스위칭 단에서 유용할 수 있다. 그러나 GaN, 통합 하프 브리지, 멀티다이 전력 모듈, 모놀리식 컨버터 IC는 서로 다르다.
TI의 LMG5200POL 평가 모듈은 한 기술 경로를 문서화한다. 통합 게이트 드라이버를 갖춘 80 V GaN 하프 브리지 전력단과 별도 컨트롤러를 사용해 36-54.5 V 입력을 최대 50 A의 0.5-1.5 V로 변환한다. 48 V급 GaN POL 경로를 구축하고 평가할 수 있음을 보여 준다. 양산 GPU 레일, 완전한 AI 랙 토폴로지 또는 모놀리식 48/54 V 투 코어 컨버터의 증거는 아니다. TI LMG5200POLEVM-10
다이렉트 투 칩 논의에는 이런 원칙이 적절하다. 검증되지 않은 랙 전력 수치, 토폴로지, 주장된 배포, 모놀리식 통합을 하나의 헤드라인 주장으로 결합하지 말라. 각각 자체 1차 증거가 필요하다.
변환 경계와 함께 IC 파티션도 이동한다
ChinaSemiOps 공학적 추론: 다음 설계 결과는 실제 컨버터, PDN, 패키지, 냉각 구현에 따라 달라진다. 변환 어셈블리가 가속기에 가까워질수록 다섯 기능이 더 긴밀히 결합된다.
1. 컨트롤러와 전력단 조율
고정비 전단 요소는 최종 레귤레이션 과제를 완화할 수 있다. 긴밀하게 조정된 고변환비 단은 경계를 제거할 수 있지만 제어 대역폭과 고장 조율 요구를 높인다. 관련 비교 대상은 피크 효율 헤드라인이 아니라 전체 과도응답, 손실, 유효성 확인 예산이다.
2. 고속 보호와 플릿 텔레메트리
OCP의 1단 요구사항에는 과전류, 단락, 전압, 전력, 온도 보호와 모니터링 및 고장/상태 정보가 명시적으로 포함된다. OCP 48 V 온보드 전력 솔루션 요구사항
ChinaSemiOps 공학적 추론: 고속 로컬 보호에는 결정론적 하드웨어 경로가 필요하고 상위 텔레메트리는 BMC 정책, 진단, 디레이팅을 지원한다. 관리 인터페이스는 고장을 보고해야 하지만 고장을 멈추는 유일한 메커니즘이어서는 안 된다.
3. 고대역폭 센싱 및 이벤트 포착
밀접 결합 경계에서 전류 및 전압 측정은 정상적인 부하 변동과 안전하지 않은 상태를 구분해야 한다. 따라서 신뢰할 수 있는 IC 기회는 범용 올인원 전력 IC가 아니라 교정된 센싱, 고속 고장 포착, 유용한 이벤트 이력을 갖춘 보호 컨트롤러 또는 AFE일 수 있다.
4. 하나의 설계 문제로서의 게이트 구동과 레이아웃
통합 드라이버/전력단 접근법은 중요 게이트 루프를 단순화할 수 있다. 그러나 정확한 전압 스트레스, dv/dt, 데드 타임, 단락 응답, 레이아웃 기생 성분, 열 한계는 플랫폼별 유효성 확인 작업으로 남는다. 통합 자체가 제품의 방어력은 아니다.
5. 패키지, 열, 서비스 공동 설계
대전류에서는 컨트롤러 다이가 아니라 인터커넥트, 커패시터, 인덕터 또는 콜드 플레이트 인터페이스가 제한 경로일 수 있다. 첫 아키텍처 검토에서 다음을 물어야 한다.
- 열은 콜드 플레이트, 보드, 베이스 플레이트 또는 다중 경로 중 어디로 제거되는가?
- 센싱한 온도가 실제 제한 요소를 대표하는가?
- 의도한 적층을 통해 각 상이 전류를 대칭적으로 공유할 수 있는가?
- 모듈이 조립, 시험, 디버그, 교체를 위한 현실적 접근성을 남기는가?
- 고주파 전력 배치가 고속 신호 라우팅을 저해하는가?
IC 프로그램 선택 전 의사결정 선별
| 질문 | 아키텍처를 결정하는 이유 |
|---|---|
| 실제 입력 범위, 서지, 고장 사례는 무엇인가? | 전압 정격, 보호, 안전 동작 영역 작업을 정의한다. 공칭 “48 V”만으로는 부족하다. |
| 패키지 핀에서 부하 과도응답이 어떤 형태여야 하는가? | PDN, 로컬 에너지 저장, 제어 대역폭, 배치를 결정한다. |
| 대전류 경로와 변환비 중 어느 쪽이 더 어려운 제약인가? | 중간 버스가 유용한 분리를 유지하는지 판단하는 데 도움이 된다. |
| 냉각, 모듈 조립, 시험, 교체의 책임은 누구에게 있는가? | 패키지 인접 모듈이 실용적인지 또는 정비 불가능한 경계를 만드는지 결정한다. |
| 어떤 측정 및 고장 데이터가 BMC에 도달해야 하는가? | 자율 보호 경로를 대체하지 않으면서 텔레메트리 컨트롤러 기회를 정의한다. |
ChinaSemiOps 관점: 슬로건이 아니라 어려운 인터페이스를 확보하라
매력적인 기회는 “모든 AI 랙을 위한 GaN IC”가 아니다. 특정 변환 경계에서 검증된 인터페이스, 즉 보호된 고변환비 제어, 고대역폭 센싱, 고장/이벤트 포착, 모듈 텔레메트리 또는 특정 플랫폼의 PDN과 열 규격 범위를 측정 가능하게 개선하는 패키지 및 인터커넥트 구현이다.
중간 버스는 위험이 더 낮은 답으로 남을 수 있다. 마지막 구간 전류 경로가 실제로 지배적일 때 밀접 결합 또는 수직 공급이 매력적일 수 있다. 어느 결론도 전압 라벨, 단일 모듈 시연 또는 공급업체 로드맵만으로 내려서는 안 된다.
맞춤형 IC를 시작하기 전에 입력/고장 규격 범위, 목표 변환 경계, 패키지/냉각 적층, 과도응답 요구사항, 측정 정확도, 서비스 모델, 인증 책임을 정의하라. 그러면 다이렉트 투 칩이 헤드라인에서 공학적 결정으로 바뀐다.
선별된 공개 출처
- OCP OAI UBB 기본 사양 r2.0
- OCP 48 V 온보드 전력 솔루션 요구사항
- Renesas: 데이터 센터 전력 아키텍처의 진화
- TI: LMG5200 48 V 투 1 V GaN POL 평가 모듈
- Vicor: 팩터라이즈드 전력 아키텍처
- Infineon: AI 데이터 센터의 중간 버스 컨버터
48/54 V 가속기 전력 경로를 개발하고 있는가? IC 파티션을 선택하기 전에 입력 및 고장 규격 범위, 변환 경계, PDN 목표, 열 적층, 서비스 모델을 매핑하라. 공개 출처 연구 및 아키텍처 논의는 ChinaSemiOps에 문의하라.