클린룸 시설의 인텔 파운드리 테스트·다이 소팅 장비. 촬영 일자는 제공되지 않았습니다. 사진: © Intel Corporation (출처).
아날로그 IC가 한 테스트 업체에서 다음 업체로 넘어가기 전에, 어느 단계에서 무엇을, 어떤 온도에서, 어떤 규격 한계로 측정하고, 누가 그 결과를 승인(release)할 수 있는지 정해 두어야 합니다. 이런 결정을 문서로 남겨 두면 다음 인계를 평가하기가 쉬워집니다. 이 글은 자재가 출하되기 전에 아날로그 IC 생산 인계를 어떻게 계획할지 설명합니다.
대상 독자는 파운드리, 웨이퍼 테스트 업체, 조립·최종 테스트 업체, 고객 품질 책임자와 일하는 설계·제품·운영 팀입니다. 아래 체크리스트는 업계 표준이 아니라 저희가 제안하는 실무 프레임워크이며, 제품에 맞게 조정해야 합니다.
웨이퍼 테스트, 조립, 최종 테스트는 역할이 다릅니다
일반적인 흐름에서 텍사스 인스트루먼트(TI)는 웨이퍼 프로빙을 패키징 전에 개별 다이를 전기적으로 확인하는 단계, 조립을 다이 부착·상호 연결·몰딩 단계, 최종 테스트를 패키징된 소자를 확인하는 단계로 설명합니다. 첨단 패키지는 순서가 다를 수 있습니다.
단계마다 소자의 상태가 다르기 때문입니다. 웨이퍼 위의 다이는 아직 패키징에 따른 열적·기계적 영향을 받지 않았습니다. 패키징된 부품은 다른 장비, 다른 접촉 방식, 다른 취급 경로에서 측정됩니다. 따라서 한 단계의 합격은 그 단계에 대한 증거일 뿐입니다.
패키징은 정밀 파라미터를 바꿀 수 있습니다. TI의 오프셋 보정 애플리케이션 노트는 싱귤레이션(웨이퍼에서 개별 다이를 잘라 내는 공정)과 패키징 이후의 물리적 응력이 증폭기의 입력 오프셋 전압(출력을 0으로 만들기 위해 입력에 필요한 미세한 차동 전압)을 이동시킬 수 있다고 설명하며, 웨이퍼 단계 레이저 트림과 패키지 단계 트림 구현을 모두 소개합니다. 이 증폭기 사례는 트림(trim, 제조 후 소자 특성을 조정하는 공정) 시점을 결정할 때 확인할 질문을 보여 줍니다. 선택한 트림 방식으로 패키지 응력에 따른 변화를 어디까지 보정할 수 있는지 확인해야 합니다.
양산 선별, 특성 평가, 적격성 평가는 서로 다릅니다
양산 테스트는 합의된 규격에 맞춰 개별 소자를 선별합니다. 특성 평가(characterization)는 공정·전압·온도 전반에서 설계가 어떻게 동작하는지 살펴봅니다. 적격성 평가는 스트레스를 가해 신뢰성을 판단합니다. TI의 품질 개요는 제조·전압·온도 극한에 걸친 개발 단계 테스트, 가속 스트레스를 이용한 적격성 평가, 파라메트릭·기능·외관 검증을 하는 양산 단계 검증을 구분합니다.
아날로그 디바이시스도 의도한 응용과 환경을 고려하는 적격성 평가, 견고성을 평가하는 가속 신뢰성 스트레스, 양산품 표본의 지속적 모니터링을 설명합니다.
실무적으로는 특성 평가와 적격성 평가 증거가 어떤 양산 테스트가 필요한지를 알려 주어야 합니다. 테스트 범위 계획에는 각 소자에서 직접 측정하는 규격과 표본 검사·특성 평가·설계 근거에 의존하는 규격을 구분해 적어야 합니다. 양산 전기 테스트는 신뢰성 적격성 평가를 대신하지 않습니다. 공정 차원의 배경은 고전압 아날로그를 위한 SOI와 BCD 공정 선택 글을 참고하세요.
웨이퍼 맵과 추적성을 받는 쪽이 쓸 수 있게 만드세요
결과를 넘긴다는 것은 맥락까지 넘긴다는 뜻입니다. 기판 맵핑에 관한 SEMI E142 규격은 웨이퍼, 프레임, 스트립, 트레이의 맵 데이터를 조립·패키지·테스트 과정까지 포함해 저장, 보고, 전송하는 방법을 다룹니다. 공급망 추적성에 관한 SEMI 기고문은 E142 데이터 모델이 조립 부품을 공정·자재 이력과 연결해, 상류와 하류 자산을 이어 줄 수 있다고 설명합니다. 아래 제안은 이러한 맵 데이터 교환 목적을 바탕으로 하며, E142를 구현하려면 해당 규격을 확인해야 합니다.
실무에서는 송신 측이 정보를 명시하고 수신 측이 확인하도록 하세요. 확인 항목은 웨이퍼 식별 정보, 맵 방향과 좌표, 각 빈(bin, 결과 분류 코드)의 의미, 승인된 맵 리비전, 자재 수량 대조입니다. 추적성의 범위도 합의해야 합니다. 웨이퍼·로트 식별 정보, 지원되는 경우의 다이 위치, 조립 로트, 테스트 결과, 출하 식별자를 연결하면 유용하지만, 구현되고 검증되지 않았다면 모든 패키지에 개별 일련번호가 있다고 가정해서는 안 됩니다.
상관성을 확인하고 재테스트를 통제하세요
상관성(correlation)이란 비교 가능한 측정값이 정의된 조건에서 팀이 합의한 관계 안에서 일치하는지 확인하는 것입니다. 모든 웨이퍼 결과가 모든 최종 결과와 같다는 뜻이 아닙니다. 값이 변하면 제품과 패키징, 접촉 상태와 시험 조건을 포함한 측정 환경을 함께 조사하세요.
재테스트에도 명확한 규칙이 필요합니다. 저희는 어떤 불량이 재테스트 대상인지, 누가 승인하는지, 허용되는 순서와 횟수, 보관할 기록, 최초 결과와 재테스트 결과가 처리 판정에 미치는 영향을 미리 정의할 것을 제안합니다. 단지 합격 결과를 얻기 위해 반복 시험하거나, 오직 수율을 높일 목적으로 규격 한계를 변경해서는 안 됩니다. 수율은 유용한 신호이지만 유일한 출하 승인 기준이 되어서는 안 됩니다.
제안하는 인계 체크리스트
인계 전에 아래 여섯 항목을 확인하세요. 제안된 역할 분담은 관련 당사자와 합의해 적용해야 합니다.
1. 각 단계가 무엇을 테스트하는지 합의
증거: 웨이퍼 테스트, 최종 전기 테스트, 온도·전압 범위, 다른 수단으로 검증하는 조건을 담은 테스트 배분 문서.
담당과 결정: 제품 또는 테스트 엔지니어링이 제안하고, 설계 책임자와 고객 품질 책임자가 승인합니다.
2. 한계, 트림 단계, 리비전 확정
증거: 통제되는 규격 한계, 가드밴드, 트림 단계, 테스트 프로그램 및 하드웨어 리비전.
담당과 결정: 테스트 엔지니어링이 파일을 관리하고, 설계 책임자가 한계 변경을 결정하며, 품질 부서가 승인을 기록합니다.
3. 맵과 식별 정보 확인
증거: 웨이퍼 ID, 맵 방향, 빈 정의, 승인된 맵 리비전, 수량에 대한 수령 확인.
담당과 결정: 수령 측 운영 책임자가 확인하며, 불일치는 정의된 보류(hold) 절차로 보냅니다.
4. 상관성 확인 설정
증거: 합의된 비교 측정값과 조건, 허용 관계, 그리고 측정값 변화에 대한 검토.
담당과 결정: 테스트 엔지니어링이 검토하고, 제품 책임자가 측정값 변화를 수용할지 조사할지 결정합니다.
5. 재테스트와 부적합 통제
증거: 재테스트 절차, 최초 및 재테스트 기록, 이상 결과별 처리 판정.
담당과 결정: 품질이 처리 판정을 담당합니다. 개별 소자의 불합격, 로트·빈 분포의 이상, 시험 장비 설정 문제에 대한 대응을 각각 정합니다.
6. 출하 승인 결정
증거: 수율·빈 요약, 설명되지 않은 측정값 변화에 대한 검토, 미해결 부적합, 합의된 수준의 추적성 연결, 관련 적격성 평가 증거.
담당과 결정: 지정된 제품, 테스트, 품질 결정권자가 함께 승인하며, 수율만으로 자재를 출하 승인하지 않습니다.
그룹의 서비스 목록과 실제 사업장 역량을 구분하세요
중국 내 생산을 검토하는 팀이라면 그룹 차원의 서비스와 실제 이용할 사업장의 근거를 구분하는 것부터 시작할 수 있습니다. JCET의 테스트 솔루션 페이지는 웨이퍼 프로브와 최종 테스트 서비스를 소개하고, 글로벌 사업장 페이지는 중국과 다른 국가의 법인명과 주소를 제시합니다. 서비스 목록과 사업장 정보를 바탕으로 해당 사업장에 확인할 질문을 준비한 뒤, 현재 제품에 적용할 수 있는 근거를 확보하세요.
중국을 포함해 어느 지역의 프로젝트든 지정된 법인과 실제 사업장, 테스트 플랫폼과 전압·온도 능력, 패키지 흐름, 데이터 인터페이스, 변경 관리 및 처리 판정 담당 연락처를 확인하세요. 해당 적격성 평가 근거가 사용할 제품, 공정, 패키지와 사업장을 포함하는지 확인하세요. 설계를 이전하는 경우에는 설계 측면을 다룬 전력 아날로그 공정 이식 시 다시 검증해야 할 것(영문) 글을 참고하세요.
인계가 준비되었다는 것은 각 단계가 무엇을, 어떤 조건과 리비전으로 테스트했는지, 이상이 보일 때 누가 결정하는지 말할 수 있다는 뜻입니다.
사진 출처
대표 사진: 클린룸 시설의 인텔 파운드리 테스트·다이 소팅 장비이며, 촬영 일자는 제공되지 않았습니다. © Intel Corporation. 인텔 프레스 허브의 미디어 자료 이용 조건에 따라 보도·기사용(editorial) 이미지로 사용했습니다. 출처: Intel Foundry Direct Connect 2025 보도자료 키트. 본문의 생산 인계 도식은 웨이퍼 테스트, 조립, 최종 테스트의 순서를 단순화한 ChinaSemiOps 자체 제작 일러스트이며, 특정 시설이나 장비 모델을 묘사한 것은 아닙니다.
주요 1차 자료
- TI: Assembly & test – 웨이퍼 프로브, 조립, 최종 테스트 설명.
- TI SBOT037D: Offset Correction Methods – 패키지 응력과 트림 사례. 2024년 12월 개정 D판.
- TI: Quality – 개발, 적격성 평가, 양산 테스트.
- Analog Devices: Reliability – 적격성 평가와 지속적 모니터링.
- SEMI E142-0225 개요 – 기판 맵 데이터 교환.
- SEMI: Traceability and Security across the Supply Chain – 자재와 조립 이력의 연결.
- JCET: Test Solutions – 업체가 소개하는 웨이퍼 프로브 및 최종 테스트 서비스.
- JCET: Worldwide Locations – 법인명과 사업장 주소.
공유하실 때는 이 글의 링크를 함께 남겨 주세요. 글 전체를 재게시하려면 문의하여 허락을 받아 주세요.