프로세서 소켓 주변이 보이는 전시용 메인보드. 일반적인 하드웨어 배경으로 사용한 사진입니다.

CPU·GPU VRM 쉽게 이해하기: DrMOS, 페이즈, TLVR은 어떻게 함께 동작할까

/ 인사이트 / 글쓴이

CPU·GPU VRM은 보드의 높은 전압을 프로세서가 쓰는 낮고 정밀하게 조절된 전압 레일로 바꿔 주는 국소 전원 장치 전체입니다. DrMOS는 그 일부일 뿐, 레귤레이터 전체가 아닙니다.

이 글은 많은 CPU·GPU 코어 레일에 쓰이는 일반적인 멀티페이즈 벅 구조를 다루며, 모든 가속기 설계를 설명하지는 않습니다.

세 가지 핵심

  • VRM은 컨트롤러, 파워 스테이지, 인덕터, 커패시터가 함께 동작하는 하나의 시스템입니다.
  • 페이즈 수에 파워 스테이지 정격을 곱한 값은 보드에서 실제로 쓸 수 있는 용량이 아닙니다.
  • TLVR(trans-inductor voltage regulator, 트랜스 인덕터 전압 레귤레이터)은 멀티페이즈 벅 구조에 더 빠른 전류 응답을 위한 자기 결합 루프를 더한 방식입니다. DrMOS를 대체하지 않으며 프로세서 전원을 절연하지도 않습니다.

CPU·GPU VRM은 무슨 일을 하나

프로세서에는 낮은 전압과, 나노초 단위로 변할 수 있는 매우 큰 전류가 필요합니다. TI의 TLVR 세미나 자료는 고성능 코어 레일 가운데 경우에 따라 열 설계 전류가 1,000 A를 넘고, 피크 전류가 2,000 A를 넘으며, 상승 시간이 나노초 수준이고, 출력 전압이 약 0.7 V ±3%인 사례를 설명합니다.[1]

일반적인 해법은 제어되는 멀티페이즈 벅 컨버터입니다. 컨트롤러가 스위칭 타이밍을 정하고 출력을 감시하며, 파워 스테이지가 입력을 잘게 스위칭하고, 인덕터와 커패시터가 그 결과를 매끄럽게 만들어 최종 레일로 내보냅니다.[1][3]

DrMOS는 어디에 들어가나

DrMOS는 파워 스테이지입니다. 스위치를 구동하는 칩인 드라이버 IC와, 입력을 잘게 끊는 전력 트랜지스터인 스위칭 MOSFET을 한 패키지에 넣은 부품입니다. 예를 들어 TI는 CSD95410이 드라이버 IC와 파워 MOSFET에 더해 전류·온도 센싱까지 통합한다고 설명합니다.[4] 컨트롤러, 페이즈 인덕터, 출력 커패시터는 레귤레이터의 별도 구성 요소로 남습니다.

TI의 TPS53689T 공개 개요는 컨트롤러가 어떤 부품인지 보여 줍니다. TLVR을 지원하고 Intel VR14 SVID 인터페이스(CPU 쪽에서 레귤레이터를 제어하는 연결)를 갖춘 멀티페이즈 부품입니다.[3] 이는 CPU 쪽 인터페이스이며, 이 사례 하나만으로 GPU 전반의 인터페이스가 정해지는 것은 아닙니다. 센싱과 보호 기능도 스테이지마다 다르므로, 이름이나 사진만으로는 알 수 없습니다.

대표 페이즈 2개로 그린 일반 멀티페이즈 벅 레귤레이터 블록 다이어그램. 입력 전원과 PWM 컨트롤러가 두 개의 DrMOS 스테이지를 구동하고, 각 스테이지는 자기 인덕터를 거쳐 출력 커패시터와 프로세서 부하가 연결된 공통 출력 레일로 전류를 보냅니다. 전압 피드백은 컨트롤러로 돌아갑니다.
그림 1. 대표 페이즈 2개로 그린 일반 멀티페이즈 벅 레귤레이터. 컨트롤러가 각각 독립된 타이밍의 펄스 폭 변조(pulse-width modulation, PWM) 신호를 DrMOS 스테이지에 보내고, 각 스테이지는 자기 인덕터를 거쳐 공통 출력 레일로 전류를 공급합니다.

페이즈는 무엇을 하나

페이즈는 스위칭 스테이지 하나와 그 인덕터를 묶은 단위입니다. 컨트롤러가 페이즈들의 타이밍을 엇갈리게 하면 입출력 리플 전류가 서로 상쇄되고 발열도 더 많은 소자에 나뉩니다.[5]

어려운 부분은 전류 분배입니다. 센싱 오프셋, 부품 편차, 온도 차이가 불균형을 만들며, 부하 과도 상태에서는 인덕터 포화와 과열로 이어질 수 있습니다.[5] 다음 세 가지 구분이 도움이 됩니다.

  • 레일과 페이즈. 레일은 따로 조절되는 출력 하나이고, 페이즈는 한 레일에 병렬로 기여하는 단위입니다.
  • 독립 PWM과 부품 개수. 보드의 인덕터나 패키지 수만으로는 타이밍이 독립된 PWM 채널이 몇 개인지 알 수 없습니다.
  • 더블링과 팀드(teamed). ‘팀드(teamed)’는 보드·벤더가 쓰는 용어이지 보편적인 표준 용어가 아닙니다. 2010년에 나온 Renesas의 공개 ISL6617 데이터시트(현재는 단종으로 표시된 제품)는 더블러가 PWM 입력 하나를 받아 PWM 출력 둘을 내며, 인터리빙 모드와 동기 모드를 갖는다고 보여 줍니다.[6] 따라서 더블링된 한 쌍이 반드시 같은 타이밍으로 동작하는 것은 아닙니다. ASUS는 자사의 팀드 파워 스테이지 구조를 두 파워 스테이지가 함께 동작하는 방식이라고 설명하는데, 이 페이지는 작성 시점이 표시되지 않은 X570 시기의 자료이며 이 설명 하나에만 인용합니다.[7] 두 출처의 진술이 아닌 일반적인 공학적 설명으로, PWM 신호 하나를 공유하는 스테이지는 더 큰 페이즈 하나처럼 동작하고, 위상이 어긋난 출력으로 구동되는 스테이지는 여전히 인터리빙할 수 있습니다. 구현은 제품마다 다르며, 어떤 설계도 다른 설계와 같다고 가정해서는 안 됩니다.

부하가 바뀌면 전압은 왜 변하나

인덕터 전류는 순간적으로 바뀌지 않습니다. 부하 전류가 늘면 인덕터 전류의 합이 새 값을 향해 서서히 올라가고, 그동안 부족한 전류는 출력 커패시터가 채웁니다. 이 전하 부족 때문에 전압이 아래로 처지고(언더슈트), 부하가 줄 때는 위로 튑니다(오버슈트).[1] 이를 줄이려면 전류를 더 빨리 올리거나(인덕턴스를 낮추거나) 출력 커패시턴스를 늘려야 합니다. 인덕턴스를 낮추면 리플과 RMS(root-mean-square, 실효값) 전류가 커지고 효율이 떨어집니다.[1]

로드라인은 이와 다릅니다. 적응형 전압 위치 제어는 허용 범위의 위쪽에서 시작해 부하 전류가 늘수록 출력 전압을 일부러 낮추는 방식입니다. 필요한 커패시턴스를 줄일 수 있으며 일반 벅과 TLVR 설계 모두에 적용됩니다.[1] 따라서 지속적인 고부하에서 전압이 낮은 것은 의도된 동작일 수 있고, 부하가 바뀌는 순간의 언더슈트가 과도 응답입니다.

TLVR은 무엇을 바꾸나

TLVR은 멀티페이즈 벅 구조를 유지하되, 각 페이즈의 단일 권선 인덕터를 2권선 결합 인덕터로 바꿉니다. 1차 권선은 이전처럼 스위치 노드에서 출력까지 이어집니다. 2차 권선들은 보상 인덕터 Lc와 함께 하나의 직렬 루프로 연결됩니다.[1][2]

TI가 밝힌 목표는 정상 상태에서는 높은 유효 인덕턴스로 리플과 RMS 손실을 억제하고, 과도 상태에서는 낮은 유효 인덕턴스로 전류를 더 빨리 올리는 것입니다.[1]

대표 페이즈 2개로 그린 TLVR 멀티페이즈 레귤레이터 블록 다이어그램. 각 DrMOS 스테이지는 결합 인덕터의 1차 권선을 거쳐 공통 출력 레일로 전류를 보내고, 2차 권선들은 보상 인덕터 Lc와 함께 닫힌 직렬 루프를 이룹니다. 컨트롤러로 가는 전압 피드백은 별도 경로로 그려져 있습니다.
그림 2. 같은 구성 요소의 역할을 TLVR 설계로 나타낸 그림. 각 DrMOS 스테이지는 결합 인덕터의 1차 권선을 거쳐 출력으로 전류를 보내고, 2차 권선들은 Lc와 함께 닫힌 직렬 루프를 이룹니다. 전압 피드백은 컨트롤러로 가는 별도 경로입니다.

세 가지를 짚어 둡니다.

  • Lc는 자기 루프에 속한 부품이며 피드백 보상이 아닙니다. 전압 피드백은 여전히 컨트롤러로 돌아갑니다.
  • DrMOS 스테이지는 그대로 있고 1차 전류는 여전히 프로세서 레일로 흐르므로, 레일은 갈바닉 절연되지 않습니다.
  • 이점은 구현에 따라 달라집니다. Infineon은 Lc가 포화하고 전류가 가파르게 오르면 결합 인덕터도 포화할 수 있고 컨트롤러가 제어를 잃을 수 있다고 경고합니다.[2] 커패시턴스 절감 효과도 설계마다 다르며 보장되지 않습니다.

VRM 사양을 읽는 법

사양의 각 항목을 레귤레이터 전체에 대한 질문으로 바꿔 읽어 보세요.

사양 항목 알 수 있는 것 다음에 확인할 것
페이즈 수 한 레일에 병렬로 기여하는 단위 독립 PWM 채널, 더블링·팀드(teamed) 여부, 전류 분배
파워 스테이지 전류 정격 명시된 조건에서의 부품 정격 냉각, 스위칭 주파수, 인덕터, 보드 레이아웃, 보호 한계
“스마트” 스테이지 기능 부품마다 다른 센싱·보호 옵션 어떤 신호가 실제로 컨트롤러에 전달되는지
로드라인 설정 부하에 따른 의도적 전압 기울기 허용 전압 범위와 측정된 과도 응답
TLVR 결합 인덕터, 2차 루프, Lc Lc 값, 포화 여유, 실제 사용한 커패시턴스

정격을 보드 용량으로 읽는 것은 위험합니다. 이는 벤더의 설명이 아니라 엔지니어링 추론입니다. 냉각, 스위칭 조건, 전류 분배, 자성 부품, 보호 기능이 모두 보드가 실제로 내는 전류를 제한합니다.[4][5]

간단한 체크리스트입니다.

  • 어떤 부품이 명시되어 있고, 어떤 것이 추정일 뿐인가?
  • 페이즈는 독립인가, 더블링인가, 팀드(teamed)인가?
  • 전압 강하는 로드라인인가, 과도 응답인가?
  • TLVR이라면 자성 부품과 커패시턴스 조건이 함께 제시되는가?

VRM 사양은 점수표가 아니라 질문의 지도입니다. 각 부품의 자리를 알고 그것이 어떤 문제를 푸는지 볼 수 있다면, 페이즈 수나 DrMOS, TLVR 같은 주장도 더 쉽게 판단할 수 있습니다.

출처

  1. TI, Introduction to the Trans-Inductor Voltage Regulator(SLUP413A, 2026년 4월): 코어 레일 요구 조건, 권선 구성, 전하 부족, 로드라인.
  2. Infineon, Multiphase buck converter with TLVR output filter(응용 노트 V1.4, 2025년 5월): 직렬 2차 루프, Lc, 포화.
  3. TI, TPS53689T 제품 페이지: TLVR을 지원하고 VR14 SVID를 갖춘 컨트롤러 사례.
  4. TI, CSD95410RRB 제품 페이지: 드라이버와 MOSFET을 통합한 파워 스테이지.
  5. TI, 페이즈 전류 분배 기술 기사(SSZTC61, 2015년 9월): 인터리빙과 전류 균형.
  6. Renesas(구 Intersil), ISL6617 PWM 더블러 데이터시트(FN7564 Rev 0.00, 2010년 2월 4일): PWM 입력 하나, PWM 출력 둘, 인터리빙 모드와 동기 모드. 현재 단종으로 표시된 과거 부품이며, 추천이 아니라 물리적 원리를 설명하는 근거로만 인용합니다.
  7. ASUS, Teamed Power Architecture(작성 시점 미표시 벤더 페이지, X570 시기의 과거 자료): 두 파워 스테이지가 함께 동작. 용어 설명에만 사용했으며 발열이나 성능에 관한 주장은 가져오지 않았습니다.

관련 글(영문)

대표 이미지: 4300streetcar가 2025년 5월 23일에 촬영한 메인보드 전시품, CC BY 4.0, Wikimedia Commons 제공. 편집하지 않은 Commons 제공 3,840 px 버전이며 사이트 테마에 따라 표시용으로 잘릴 수 있습니다. 일반적인 배경 사진이며 특정 VRM 설계를 나타내지 않습니다.

공유하실 때는 이 글의 링크를 함께 남겨 주세요. 글 전체를 재게시하려면 문의하여 허락을 받아 주세요.